IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant:

Kazushige Hotta

Serial No.:

Conf. No.:

Filed:

3/25/2004

For:

THIN FILM TRANSISTOR

SUBSTRATE AND

MANUFACTURING METHOD

THEREOF

Art Unit:

Examiner:

I hereby certify that this paper is being deposited with the United States Postal Service as EXPRESS MAIL in an envelope addressed to: MS Patent Application, Commissioner for Patents, Alexandria, VA 22313-1450, on this date.

<u>3/25/04</u> Date

Express Mail No. EV032736661US

CLAIM FOR PRIORITY

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Applicant claims foreign priority benefits under 35 U.S.C. § 119 on the basis of the foreign application identified below:

Japanese Patent Application No. 2003-092862, filed March 28, 2003

A certified copy of the priority document is enclosed.

Respectfully submitted,

GREER, BURNS & CRAIN, LTD.

Patrick G. Burns

Registration No. 29,367

March 25, 2004 300 South Wacker Drive Suite 2500 Chicago, Illinois 60606 Telephone: 312.360.0080

Facsimile: 312.360.9315

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

March 28, 2003

Application Number:

No. 2003-092862

[ST.10/C]:

[JP2003-092862]

Applicant(s):

FUJITSU DISPLAY TECHNOLOGIES

CORPORATION

January 29, 2004

Commissioner,

Patent Office

Yasuo Imai (Seal)

Certificate No. 2004-3004151

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月28日

出 願 番 号 Application Number:

特願2003-092862

[ST. 10/C]:

[JP2003-092862]

出 願 人
Applicant(s):

富士通ディスプレイテクノロジーズ株式会社

2004年 1月29日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

0252903

【提出日】

平成15年 3月28日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H01L 29/786

G02F 1/136

H01L 27/12

【発明の名称】

薄膜トランジスタ基板およびその製造方法

【請求項の数】

5

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

ディスプレイテクノロジーズ株式会社内

【氏名】

堀田 和重

【特許出願人】

【識別番号】

302036002

【氏名又は名称】

富士通ディスプレイテクノロジーズ株式会社

【代理人】

【識別番号】

100070150

【住所又は居所】

東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】

伊東 忠彦

【電話番号】

03-5424-2511

【手数料の表示】

【予納台帳番号】

002989

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

ページ: 2/E

【物件名】

要約書 1

【包括委任状番号】 0213584

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 薄膜トランジスタ基板およびその製造方法

【特許請求の範囲】

【請求項1】 透明絶縁基板と、

前記透明絶縁基板上に形成される第1薄膜トランジスタと、

前記透明絶縁基板上に形成され、前記第1薄膜トランジスタと異なる特性の第 2薄膜トランジスタと

を備え、第1薄膜トランジスタの活性層の膜厚は50nm以上、その平均結晶粒径は $1\mu m$ 以上であり、第2薄膜トランジスタの活性層の膜厚は60nm以下、その平均粒径は $1\mu m$ 未満であることを特徴とする薄膜トランジスタ基板。

【請求項2】 透明絶縁基板と、

前記透明絶縁基板上に形成される第1薄膜トランジスタと、

前記透明絶縁基板上に形成され、前記第1薄膜トランジスタと異なる特性の第 2薄膜トランジスタと

を備え、前記第1薄膜トランジスタの活性層の平均結晶粒径は $1 \mu m$ 以上、前記第2薄膜トランジスタの活性層の平均結晶粒径は $1 \mu m$ 未満であり、前記第1薄膜トランジスタのゲート絶縁膜の膜厚は、第2薄膜トランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする薄膜トランジスタ基板。

【請求項3】 前記第1薄膜トランジスタの活性層は、連続発振レーザの選択的照射によりラテラル結晶化された多結晶シリコンであることを特徴とする請求項1または2に記載の薄膜トランジスタ基板。

【請求項4】 透明絶縁基板上の第1領域に、エキシマレーザ照射により結晶化された第1半導体膜を形成する工程と、

前記透明絶縁基板上の第2領域に、連続発振レーザの照射によりラテラル結晶 化された第2半導体膜を、前記第1半導体膜以上の膜厚で形成する工程と、

前記第1半導体膜に第1の薄膜トランジスタを形成する工程と、

前記第2半導体膜に、前記第1の薄膜トランジスタよりも高速で動作する第2 の薄膜トランジスタを形成する工程と

を含むことを特徴とする薄膜トランジスタ基板の製造方法。



【請求項5】 前記第2半導体膜の形成工程は、前記連続発振レーザにより、非晶質シリコン膜の所定の領域のみを選択的に照射する工程を含むことを特徴とする請求項4に記載の薄膜トランジスタ基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、薄膜トランジスタ基板とその製造方法に関し、特に、同一基板内に 特性の異なる2種類の薄膜トランジスタを有する多結晶シリコン薄膜トランジス タ基板と、その製造方法に関する。

[0002]

【従来の技術】

液晶表示装置は、軽量かつ薄型で消費電力も低いという特徴をもち、携帯端末やビデオカメラのファインダ、ノートパソコンなど幅広い分野に応用されている。近年、低コスト化を目的として、表示領域内の画素駆動用の薄膜トランジスタ(TFT)の形成と同時に、表示領域外部に周辺回路用の薄膜トランジスタを形成することができる多結晶シリコン薄膜トランジスタ(poly-SiTFT)基板が用いられ始めている。とりわけ、低コストのガラス基板を用いた低温多結晶シリコン薄膜トランジスタは大型化も容易であり、液晶表示装置だけでなく有機EL装置にも用いられている。

[0003]

図1は、従来の多結晶シリコン薄膜トランジスタ基板を示す。この多結晶シリコン薄膜トランジスタ基板は、ガラス基板180上にマトリクス状に配置された画素領域183と、画素領域183の一部に形成される画素トランジスタ182と、周辺回路181を有する。画素トランジスタ182や周辺回路181の薄膜トランジスタを形成するために、ガラス基板180に多結晶シリコン膜を形成する必要がある。高価な石英基板を用いる場合は、高温処理で直接多結晶シリコンを堆積すればよいが、ガラス基板180を用いる場合は、低温処理が前提とされる。

[0004]

低温多結晶シリコン薄膜トランジスタの多くは、まず非晶質シリコン (a-Si) 膜を形成し、非晶質シリコンをエキシマレーザで照射することによって多結晶化 する手法で作製されている。この方法で結晶化される多結晶シリコン膜の平均粒径は、レーザパワーの増大につれて大きくなる。平均粒径が大きくなると多結晶シリコン薄膜トランジスタの移動度も増大するが、あるしきい値を超えると逆に 微結晶化が始まり、多結晶シリコン薄膜トランジスタの移動度にバラツキが生じる。

[0005]

また、同じレーザパワーを照射する場合、非晶質シリコンの膜厚が厚いほどレーザ照射後の平均粒径が小さくなる傾向がある。そこで、高速動作を要する周辺回路のトランジスタの活性層を、画素トランジスタの活性層よりも薄く形成して移動度を高めることが提案されている(たとえば、特許文献 1 参照)。現在実用化されているエキシマレーザでは、非晶質シリコン(a-Si)の膜厚を60 n m以下に設定した場合に、TFT移動度が100 c m2/V s 程度の n チャネルTFTを実現できる。

[0006]

逆に、画素トランジスタを薄い半導体層で構成し、高速動作を必要とする周辺トランジスタを厚い半導体層で構成して、熱アニールにより結晶化して、多結晶シリコン薄膜トランジスタを作製する方法も提案されている(たとえば、特許文献2参照)。

[0007]

一方、近年では、移動度をさらに高めたTFTを実現するための結晶化方法として、CW(連続発振)レーザを用いたラテラル結晶化方法が注目されている。ラテラル結晶化によると、レーザの走査方向(ラテラル方向)に沿って結晶粒径が増大する。ラテラルに延びる結晶化方向に沿ってTFTのソース/ドレイン領域を形成することにより、さらなる高移動度の達成が期待できる。

[0008]

従来からCWレーザを用いた結晶化方法は検討されてきたが、それまでのCW レーザは出力レーザ光のばらつきが大きく、結晶化が一様にできなかった。しか し近年、レーザダイオード励起による固体レーザが発明され、出力パワーのバラッキが大幅に低減されたため、CWレーザを用いた結晶化が実現できるようになった。

[0009]

CWレーザ照射法では、楕円形に成形されたレーザビームのスポット径を、短軸方向に数十 μ m、長軸方向に数百 μ m程度に絞り、数十~数百 c m/s の速度でスキャンすることで、従来のエキシマレーザでは得られなかった粒径の結晶を得ることができる。CWレーザ方法では、非晶質シリコン(a-Si)の膜厚が増加するに従ってレーザ光の吸収が大きくなるため、低パワーで大きな粒径に結晶化できる。例えば、非晶質シリコン(a-Si)の膜厚が50 n m以上で、300 c m 2/V s 以上の n チャネルTFTが実現できる。

[0010]

【特許文献1】

特開平11-284188号公報

 $[0\ 0\ 1\ 1]$

【特許文献 2 】

特開平6-125084号公報

 $[0\ 0\ 1\ 2]$

【発明が解決しようとする課題】

しかし、CWレーザによるラテラル結晶化を利用した多結晶シリコン薄膜トランジスタ(Poly-SiTFT)では、以下の3つの問題点がある。

- (1) 従来のエキシマレーザに比べて非晶質シリコン (a-Si) 膜を厚くする必要があるため、トランジスタのオフ時のリーク電流が増大してしまう。
- (2) 細長いスリット状態のビーム形状を有するエキシマレーザと異なり、楕円 形に絞ったCWレーザビームでは、基板全面をラテラル結晶化するのに時間がか かり、生産性が悪化する。複数のビームを用いて照射することも考えられるが、 ビームのエネルギーを均一にすることが難しく、逆に歩留まりが低下する。
- (3) TFTの移動度が高いために、ソース/ドレイン間の耐圧が劣化してしま う。ゲート絶縁膜を薄くして動作電圧を低減することも考えられるが、ゲート電

圧に対する耐圧が劣化してしまい問題である。

[0013]

そこで、本発明は、CWレーザ照射による多結晶化を利用しつつ生産性を高く維持し、かつ、オフリーク電流や耐圧劣化を低減することのできる薄膜トランジスタ基板の製造方法を提供することを目的とする。

[0014]

また、活性層の膜厚が同一または異なる2種類の薄膜トランジスタを有し、それぞれの種類のトランジスタに対して異なる平均結晶粒径の活性層を備えることにより、目的に応じた動作が可能な薄膜トランジスタ基板を提供することを目的とする。

[0015]

【課題を解決するための手段】

上記課題を解決するために、高速動作をそれほど必要としない領域の薄膜トランジスタ(TFT)の活性層をエキシマレーザにより結晶化し、高速動作が必要な領域においてのみ、薄膜トランジスタの活性層をCW(連続発振)レーザによりラテラル結晶化する。これにより、CWレーザ照射時間を短縮して生産性を高く維持する。

[0016]

また、オフリーク電流を低減するために、CWレーザ照射を行わない非高速動作領域(たとえば画素領域)のTFT活性層に用いる活性層の膜厚を60nm以下、好ましくは、 $40nm\sim60nm$ に設定する。

[0017]

一方、高速動作を要するTFT活性層では、CWレーザ照射により平均結晶粒径を $1~\mu$ m以上とするために、活性層の膜厚を 5~0~n m以上、好ましくは 7~5~n m \sim 1~0~0~n m とする。

[0018]

さらに、ソース/ドレイン間の耐性劣化を防止するために、高速動作領域の n チャネルTFTにはLDD (lightly doped drain) 構造を設けずに、駆動電圧 を低く抑える。画素トランジスタ等の低速動作領域の n チャネルTFTにのみL

DD構造を設けることにより、耐圧を改善する。

[0019]

さらに、信頼性を高めるため、高速動作を必要とするTFT領域のゲート絶縁 膜厚を薄くし、それ以外のTFT領域のゲート絶縁膜を厚くすることによって、 耐圧をさらに改善する。

[0020]

より具体的には、本発明の第1の側面では、薄膜トランジスタ基板は、透明絶縁基板と、透明絶縁基板上に形成される第1薄膜トランジスタと、透明絶縁基板上に形成され前記第1薄膜トランジスタと異なる特性の第2薄膜トランジスタとを備え、第1薄膜トランジスタの活性層の膜厚は50nm以上、その平均結晶粒径は1 μ m以上であり、第2薄膜トランジスタの活性層の膜厚は60nm以下、その平均粒径は1 μ m未満である。

[0021]

この構成により、同一基板上に異なる特性の薄膜トランジスタを有し、それぞれの目的に応じた動作を、信頼性高く実現することができる。

$[0\ 0\ 2\ 2]$

本発明の第2の側面では、薄膜トランジスタ基板は、透明絶縁基板と、透明絶縁基板上に形成される第1薄膜トランジスタと、透明絶縁基板上に形成され前記第1薄膜トランジスタと異なる特性の第2薄膜トランジスタとを備え、第1薄膜トランジスタの活性層の平均結晶粒径は1μm以上、前記第2薄膜トランジスタの活性層の平均結晶粒径は1μm以下であり、前記第1薄膜トランジスタのゲート絶縁膜の膜厚は、第2薄膜トランジスタのゲート絶縁膜の膜厚よりも薄い。

[0023]

この構成により、同一基板上に目的に応じて動作速度の異なるトランジスタを 有するとともに、平均結晶粒径の小さいトランジスタで耐圧性を向上させた薄膜 トランジスタ基板を実現することができる。

[0024]

第1薄膜トランジスタの活性層は、連続発振レーザの照射によりラテラル結晶 化された多結晶シリコンである。

[0025]

一方、第2薄膜トランジスタの活性層は、エキシマレーザの照射により結晶化 された多結晶シリコンである。

[0026]

本発明の第3の側面では、同一基板上に異なる特性のトランジスタを有する薄膜トランジスタ基板の製造方法を提供する。この製造方法は、

- (a)透明絶縁基板上の第1領域に、エキシマレーザ照射により結晶化された第 1の膜厚の第1半導体膜を形成する工程と、
- (b)透明絶縁基板上の第2領域に、連続発振レーザの照射によりラテラル結晶 化された第2半導体膜を、第1半導体膜以上の膜厚で形成する工程と、
 - (c) 第1半導体膜に第1の薄膜トランジスタを形成する工程と、
- (d) 第2半導体膜に、第1の薄膜トランジスタよりも高速で動作する第2の薄膜トランジスタを形成する工程とを含む。

[0027]

第2半導体膜の形成工程は、連続発振レーザにより、非晶質シリコン膜の所定 の領域のみを選択的に照射する工程を含む。

[0028]

好ましくは、第1半導体膜上に第1ゲート絶縁膜を形成する工程と、第2半導体膜上に、第1ゲート絶縁膜よりも薄いゲート絶縁膜を形成する工程をさらに含む。

[0029]

本発明のその他の特徴、効果は、以下で図面を参照して述べる詳細な説明によりいっそう明確になる。

[0030]

【発明の実施の形態】

図2は、本発明が適用される薄膜トランジスタ基板の一例を示す。薄膜トランジスタ基板は、ガラス基板などの透明絶縁基板1と、透明絶縁基板1上にマトリクス状に形成される画素領域3と、画素領域3の一部に設けられる画素駆動用の

薄膜トランジスタ(以下、「画素トランジスタ」と称する)2と、画素領域3の外部に形成され、高速動作が必要とされる第1回路4と、画素領域3の外部に形成され、高速動作が必要とされない(非高速動作の)第2回路5を備える。画素領域において、各トランジスタ2のソースは、コンタクト6を介して画素電極(透明電極)7に接続されている。

[0031]

高速動作が必要とされる第1回路4は、たとえば入力データを処理するための 回路である。一方、画素トランジスタ2においては、液晶の配向を変えるために 一定時間電圧を印加する必要があり、高速動作よりは、むしろ耐圧性が必要とさ れる。

[0032]

図3は、本発明が適用される薄膜トランジスタ基板の断面構成を示す。ガラス基板10上に、下地シリコン窒化(SiN)11と下地シリコン酸化(SiO2)膜12を介して、高速動作トランジスタと、画素トランジスタが形成される。なお、図3では説明の便宜上、高速動作トランジスタと画素トランジスタを隣接して図示しているが、この構成に限定されるものではない。

[0033]

高速動作TFTの活性層 17b は、CWレーザ照射によりラテラル結晶化されたシリコン層であり、その膜厚は、50n m以上、平均結晶粒径は 1μ m以上である。一方、画素トランジスタの活性層 17a は、エキシマレーザの照射により結晶化されたシリコン層であり、その膜厚は60n m以下、平均粒径は 1μ m未満である。

[0034]

図3の例では、画素トランジスタを n チャネル非高速動作トランジスタとし、活性層 1 7 a に L D D 構造を適用している。したがって、画素トランジスタの活性層 1 7 a は、ソース/ドレイン 1 5 と、L D D 1 8 と、チャネル領域 1 6 を含む。一方、n チャネル高速動作トランジスタの活性層 1 7 b は、L D D 構造を有さずに、ソース/ドレイン 1 5 とチャネル領域 1 6 を含む。活性層 1 7 a、 1 7 b 上にゲート絶縁膜 4 1 を介してそれぞれのゲート電極 2 2 が位置する。各トラ

ンジスタのソース/ドレイン15から、ソース/ドレイン電極19が引き出される。画素トランジスタにおいては、ソース/ドレイン電極19に画素電極(透明電極)25が接続される。

[0035]

このように、薄膜トランジスタ基板の一部を占める高速動作の薄膜トランジスタ(TFT)領域については、選択的なCWレーザ照射によってラテラル結晶化した活性層を設け、照射時間を効率的に低減する。ラテラル結晶化によって結晶化の方向に沿ったキャリアの移動度を高め、動作速度を高速化できる。また、高速動作TFT領域での活性層(半導体)の膜厚を厚く、画素領域等の非高速動作領域の活性層(半導体)膜厚を薄くすることで、画素領域でのオフリーク電流を低減できる。さらに、非高速動作領域のnチャネルTFTのみLDD構造を有する構成とするので、耐圧を改善できる。

[0036]

以下、図面を参照して、本発明の薄膜トランジスタ基板の具体的な製造工程を 説明する。

<第1実施形態>

図4~図8は、本発明の第1実施形態に係る薄膜トランジスタ基板の製造工程を示す図である。この例では、ガラス基板上にCMOS回路を形成する。説明の便宜上、図面の左から順にnチャネルエキシマ結晶化領域、nチャネル高速動作領域、pチャネルエキシマ結晶化領域、pチャネル高速動作領域を形成するものとするが、実際の薄膜トランジスタ基板はこの配置例に限定されない。また、本実施形態では、nチャネルエキシマ結晶化領域に形成される薄膜トランジスタ(TFT)を、画素トランジスタとする。

[0037]

第1実施形態では、ガラス基板上に第1の薄い半導体(a-Si)膜を形成し、エキシマレーザにより基板全面を多結晶化した後、非高速動作TFT領域のみを残すように第1半導体(Poly-Si)膜をパターニングする。その上に、第2の厚い半導体(a-Si)膜を形成し、高速動作を必要とするTFT領域のみにCWレーザを照射してラテラル結晶化する。

[0038]

まず、図4 (a) において、ガラス基板10上に、CVD装置を用い、下地SiN膜11、下地SiO2 膜12、第1半導体(a-Si) 膜13をそれぞれ50 nm、200 nm、40 nmで成膜し、エキシマレーザを照射して非晶質シリコン(a-Si) の第1半導体膜13を結晶化する。

[0039]

次に、図4(b)において、たとえばCVD法により、保護SiO2膜14を 膜厚20nmに成膜する。

[0040]

次に、図4(c)において、高速動作を必要としないTFT領域のみを残すようにレジストをパターニングしてマスクM1とし、保護SiO2 膜14と結晶化された第1半導体(Poly-Si) 膜13'をエッチングする。エッチングは、たとえばRIE装置を用い、フッ素系ガスを供給して行う。

[0041]

次に、図4 (d) において、レジストマスクM1を除去し、第2半導体 (a-Si) 膜21を、CVD法により全面に形成する。第2半導体膜21の膜厚は75 n mとする。

[0042]

次に、図4 (e) において、第2半導体膜21上に、高速動作を必要とするTFT領域のみを残すようにレジストマスクM2を形成し、これをマスクとして、第2半導体膜21と、非高速動作TFT領域の第1半導体層13'上の保護SiO2膜14とをエッチング除去する。例えば、第2半導体(a-Si)膜21をRIE法によりフッ素系ガスでエッチングした後、希フッ酸でSiO2膜14をエッチングする。

[0043]

次に、図 5 (f) において、高速動作TFT領域にのみCWVーザを選択的に照射して、第 2 半導体(a-Si)膜 2 1 をラテラル結晶化させ、多結晶シリコン(Poly-Si)膜 2 1 にする。

[0044]

次に、図5(g)において、レジストマスクM3を用いて多結晶シリコン膜13'、21'をエッチングし、素子分離を行う。これにより、非高速動作TFT領域の薄い半導体膜17aと、高速動作TFT領域の厚い半導体膜17bとが形成される。

[0045]

次に、図5 (h) において、全面にゲート絶縁膜41と、第1導電性膜42を 形成する。たとえば、CVD法によりSiO2 膜を50nm成膜し、スパッタリングによりAl-Nd膜を300nmの膜厚に成膜する。第1導電性膜42は、 ゲート電極を形成するための膜である。

[0046]

次に、図5(i)において、レジストをゲート電極形状にパターニングしてマスクM4とし、第1導電性膜42をウェットエッチングする。これにより、シリコン酸化膜41上にゲート電極22が形成される。

[0047]

次に、図6(j)において、nチャネルの非高速動作TFT領域(エキシマ結晶化領域)のゲート周辺と、pチャネル領域をレジストマスクM5で覆い、露出されている半導体膜中にP(リン)イオンを高濃度で注入する。注入条件は、例えばイオンドーピング装置を用い、エネルギー40 K e V、ドーズ量 1×1 0 15 とする。nチャネルの非高速動作TFT領域(エキシマ結晶化領域)のゲート周辺部は、次工程でLDDとされる領域である。

$[0\ 0\ 4\ 8]$

次に、図 6 (k)において、レジストマスクM 5 を剥離し、ゲート電極 2 2 をマスクとして、基板全面に P (リン)イオンを低濃度で注入する。注入条件は、例えば、イオンドーピング装置を用いエネルギー 4 0 K e V、ドーズ量 2×1 0 15とする。この低濃度 P イオン注入で、 n チャネル画素トランジスタの活性層に L D D 1 8 が形成される。

[0049]

次に、図6 (1) において、nチャネル領域をレジストマスクM6で覆い、p チャネル領域の半導体膜中にB (ボロン) イオンを高濃度で注入する。注入条件 は、例えばイオンドーピング装置を用い、エネルギー40 KeV、ドーズ量 1×10^{15} で行う。

[0050]

次に、図6(m)において、レジストM6を剥離してから、エキシマレーザを 基板全面に照射してレーザ活性化を行う。この結果、各TFT領域の活性層にソ ース/ドレイン15が形成される。

[0051]

次に、図7(n)において、水素を含む層間絶縁膜71を形成し、熱処理により水素化処理を行う。例えば、CVD法によりSiN膜を370nm成膜し、350℃で2時間、大気圧の窒素雰囲気でアニールする。なお、水素化処理方法としては、他に水素雰囲気アニールや、水素プラズマ処理等があり、それらを別途行えば、層間絶縁膜として水素を含む膜である必要はない。

[0052]

次に、図7(o)において、レジストマスクM7を形成して、層間絶縁膜71をRIE法によりエッチングして、コンタクトホール37を形成する。

[0053]

次に、図7 (p) において、レジストマスクM7を剥離し、第2導電性膜81 を成膜する。第2導電性膜81は、例えばスパッタリングによりTi/A1/Ti膜をそれぞれ50nm、200nm、100nmの膜厚に順次成膜したものとする。

[0054]

次に、図7(q)において、レジストマスクM7を用いて第2導電性膜81を エッチングし、ソース/ドレイン電極19を形成する。エッチングは、RIE法 により塩素系のガスを用いて行う。

[0055]

次に、図8 (r) において、第2層間絶縁膜91を形成する。第2絶縁膜91 としては、透明かつ感光性を有した有機樹脂膜を用いる。

[0056]

次に、図8(s)において、画素トランジスタ(図8の例では、nチャネルの

非高速動作TFT)のソース電極19Sにのみ、開口92を形成する。

[0057]

最後に、図8(t)において、第3導電性膜(不図示)をエッチングして画素 電極25を形成し、薄膜トランジスタ基板が完成する。

[0058]

この方法では、従来と比較して、CWレーザ照射に適した膜厚の第2半導体(a-Si)膜21の成膜工程と、第2半導体膜21を所定の形状にするフォト工程およびエッチング工程を、それぞれ一回ずつ挿入するだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造することができる。なお、図4(e)に示す第2半導体(a-Si)膜21をドライエッチングする際に、すでに結晶化された第1半導体(Poly-Si)膜13,にダメージが入らないように、保護SiO2膜14の膜厚や、エッチング条件を最適化するのが望ましい。

[0059]

図9は、第1実施形態の製造方法の変形例を示す。図9(a)~図9(d)までは、図4(a)~図4(d)と同様である。すなわち、ガラス基板10上に、CVD法により下地SiN膜11、下地SiO2膜12、第1半導体(a-Si)膜13を、それぞれ50nm、200nm、40nmの膜厚に成膜し、エキシマレーザを用いて、第1半導体膜13を結晶化する(図9(a))。次に、保護SiO2膜14を成膜し(図9(b))、高速動作を必要としないエキシマ結晶化領域のみを残すようにレジストマスクM1を形成し、保護SiO2膜14と第1半導体膜13をエッチングする(図9(c)。レジストマスクM1を剥離し、第2半導体(a-Si)膜21を75nmに成膜する(図9(d))。

[0060]

次に、図9(e)において、第2半導体(a-Si)のベタ膜21上の高速動作TFT領域だけをCWレーザで選択的に照射して、ラテラル結晶化させる。このとき、下地の第1半導体膜(Poly-Si)13'を、位置合わせマークとすることができる。

[0061]

次に、図9(f)において、レジストマスクM2を用いて、高速動作TFT領域以外の第2半導体膜21と、第1半導体膜13、上の保護SiO2膜14をエッチング除去して、素子分離を行う。その後は、図4(i)以降の工程と同様なので、図示と説明を省略する。

[0062]

この変形例の方法では、第2半導体(a-Si)膜21をパターンニングせずに、 非晶質シリコン(a-Si)ベタ膜の一部領域にCWレーザを照射して、ラテラル結 晶化する。したがって、図4~図8に示した製造方法よりも、フォト工程および エッチング工程を1回ずつ削減している。なお、s-Siベタ膜に対してCWレーザ 照射する場合は、ラテラル結晶化のマージンを考慮して、ビームを最適化するの が望ましい。

<第2実施形態>

図10および図11は、本発明の第2実施形態に係る薄膜トランジスタ基板の製造工程を示す図である。第2実施形態では、まず第1の厚い半導体(a-Si)膜を高速動作TFT領域の形状にパターニングし、その上に第2の薄い半導体(a-Si)膜を全面に形成する。エキシマレーザ照射により第2の薄い半導体膜を結晶化した後で、非高速動作TFT領域(エキシマ結晶化領域)以外の第2半導体膜を除去し、露出した第1の厚い半導体(a-Si)膜の所定の領域にのみCWレーザ照射してラテラル結晶化を行う。以下、図面を参照して、具体的に説明する。

[0063]

まず、図10(a)において、ガラス基板10上に、CVD装置を用い、下地SiN膜11、下地SiO2膜12、第1半導体(a-Si)膜13を、それぞれ50nm、200nm、75nmに成膜する。

[0064]

次に、図10(b)において、高速動作を必要とするTFT領域のみを残すようにレジストをパターニングし、これをマスクM1として第1半導体膜13をエッチングする。エッチングは、例えばRIE装置を用い、フッ素系ガスを供給して行う。

[0065]

次に、図10(c)において、全面に保護SiO2 膜20と、第2半導体(a-Si) 膜21を順次形成する。たとえば、CVD法により、SiO2 膜20を20 nmの膜厚に、第2半導体(a-Si) 膜21を40nmの膜厚に成膜する。

[0066]

次に、図10(d)において、エキシマレーザを照射して、薄い第2半導体膜21を結晶化する。

[0067]

次に、図11(e)において、高速動作を必要としないTFT領域を残すようにレジストマスクをパターニングし、これをマスクM2として、第2半導体(Poly-Si)膜21,および保護SiO2膜20をエッチング除去する。第2半導体膜21のエッチングは、例えば、RIE法によりフッ素系ガスで行う。保護SiO2膜20は、希フッ酸でエッチングする。これにより、先にパターニングした厚い第1半導体膜13が露出する。

[0068]

次に、図11(f)において、レジストマスクM2を除去し、高速動作が必要なTFT領域にのみCWレーザを照射して、第1半導体膜13のパターンをラテラル結晶化させる。

[0069]

次に、図11(g)において、素子分離を行うために半導体膜13'をエッチングする。この時点で、非高速動作TFT領域に薄い半導体膜17aが残り、高速動作TFT領域に厚い半導体膜17bが形成される。

[0070]

以後は、図5 (h) 以降に示す第1実施形態の製造方法と同様にして、薄膜トランジスタ基板が作製される。

[0071]

図10、11に示す第2実施形態の方法もまた、従来方法に比較して、1回の 非晶質シリコン (a-Si) 成膜工程と、フォト工程、エッチング工程を増やすだけ で、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で 製造することができる。また、第2実施形態の方法では、低速動作TFTのチャ ネル領域へのダメージを懸念する必要がない。

[0072]

図12および図13は、第2実施形態の変形例に係る製造工程図である。

[0073]

まず図12(a)において、ガラス基板10上に、CVD法により、下地Si N膜11、下地SiO2 膜12、第1半導体(a-Si) 膜13、保護SiO2 膜1 4をそれぞれ50nm、200nm、75nm、20nmに成膜する。

[0074]

次に、図12(b)において、高速動作を必要とするTFT領域のみを残すようにレジストをパターニングし、これをマスクM1として、保護SiО2 膜14と第1半導体膜13をエッチングする。エッチングは、例えばRIE装置を用いフッ素系ガスを供給して行う。

[0075]

次に、図 l 2 (c) において、C V D 法などにより、第 2 の薄い半導体 (a-Si) 膜 2 1 を膜厚 4 0 n m で、全面に形成する。

[0076]

次に、図12(d)において、エキシマレーザを照射して、薄い第2半導体膜21を結晶化する。

[0077]

次に、図13(e)において、高速動作を必要としないTFT領域を残すようにレジストマスクをパターニングし、レジストをマスクM2として薄い第2半導体膜21と、保護SiO2膜20をエッチング除去する。具体的には、第2半導体膜21を、例えば、RIEE装置を用いフッ素系ガスでエッチングし、その後、保護SiO2膜20を希フッ酸でエッチングする。これにより、厚い第1半導体膜13のパターンが露出する。

[0078]

次に、図13 (f)において、レジストマスクM2を除去し、第1半導体膜13のパターンにのみCWレーザを選択的に照射して、ラテラル結晶化させる。

[0079]

次に、図13(g)において、レジストマスクM3を用いて結晶化された半導体(Poly-Si)膜13、、21、をエッチングして素子分離を行う。これにより、非高速動作TFT領域に薄い活性層17 a が、高速動作TFT領域に厚い活性層17 b が形成される。

[0080]

以後の工程は、第1実施形態と同様であるため、図示および説明を省略する。

[0081]

この変形例の方法も、従来よりも1回のa-Si膜成膜工程、フォト工程、エッチング工程を増加させるだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造できる。

<第3実施形態>

図14は、本発明の第3実施形態に係る薄膜トランジスタ基板の製造工程図である。第3実施形態では、まず厚い半導体膜を形成し、高速動作TFT領域にのみCWレーザを照射してラテラル結晶化する。次に薄い半導体膜を形成し、エキシマレーザ照射により結晶化して、非高速動作TFT領域の形状にパターニングする。

[0082]

図14(a) において、CVD法により、ガラス基板10上に下地SiN膜1 1、下地SiO2 膜12、厚い第1の半導体(a-Si) 膜13をそれぞれ50 nm 、200 nm、75 nmで成膜する。

[0083]

次に、図14(b)において、高速動作が必要なTFT領域のみをCWレーザで照射し、この領域の非晶質シリコン(a-Si)膜13をラテラル結晶化させる。

[0084]

次に、図14(c)において、CWレーザ照射を行った高速動作TFT領域を 残すようにレジストをパターニングし、これをマスクM1として第1の半導体膜 13をエッチングする。エッチングは、例えば、RIE装置を用いフッ素系ガス で行う。これにより、ラテラル結晶化され、所定形状にパターニングされた第1 半導体(Poly-Si) 膜13'が残る。

[0085]

次に、図14 (d) において、保護SiO2 膜20と、薄い第2半導体膜21 を全面に形成する。例えば、CVD法により、保護SiO2 膜20と第2半導体膜21を、それぞれ20nm、40nmに成膜する。

[0086]

次に、図14(e)において、エキシマレーザを照射し、第2半導体膜を結晶化する。

[0087]

次に、図14(f)において、高速動作を必要としないTFT領域を残すようにレジストマスクをパターニングし、これをマスクM2として、結晶化された第2半導体膜21'と保護SiO2膜20をエッチング除去して素子分離を行う。第2半導体膜21'は、例えば、RIE装置を用いフッ素系ガスでエッチングし、その後、保護SiO2膜20を希フッ酸でエッチングする。これにより、非高速動作TFT領域に薄い半導体膜17aが残り、高速動作TFT領域に厚い半導体膜17bが残る。

[0088]

以後の工程については、第1実施形態における図5 (h)以降の製造方法と同様にして、薄膜トランジスタ基板を形成すればよい。

[0089]

第3実施形態の方法もまた、従来の技術と比較して、a-Si膜成膜工程、フォト 工程、エッチング工程を1回ずつ増やすだけで、高速動作が可能な回路素子を有 する薄膜トランジスタ基板を、高い生産性で製造することができる。

[0090]

また、第3実施形態の方法は、a-Siベタ膜に対しCWレーザを照射するので、第2実施形態の製造方法と比較して、パターニングのためのフォト工程とエッチング工程を、1回ずつ削減している。a-Siベタ膜に対するCWレーザ照射の際には、ラテラル結晶化のマージンを考慮して、ビームを最適化するのが望ましい。

[0091]

図15および図16は、第3実施形態の変形例の製造工程図である。

[0092]

まず、図15 (a) において、CVD法により、ガラス基板10上に下地Si N膜11、下地SiO2 膜12、厚い第1の半導体 (a-Si) 膜13をそれぞれ5 0 nm、200 nm、75 nmで成膜する。

[0093]

次に、図15(b)において、高速動作が必要なTFT領域のみをCWレーザで照射し、この領域の非晶質シリコン(a-Si)膜13をラテラル結晶化させる。

[0094]

次に、図15 (c) において、CVD法により、膜厚20nmの保護SiO2 膜14を全面に形成する。

[0095]

次に、図15(d)において、高速動作を必要とするTFT領域を残すように レジストをパターニングし、これをマスクM1として保護SiO2 膜14と、第 1半導体膜13をエッチングする。例えば、RIE装置を用いフッ素系ガスでS iO2 膜14および第1半導体膜13をエッチングする。

[0096]

次に、図16(e)において、CVD法により、薄い第2の半導体(a-Si)膜21を膜厚40nmに成膜する。

[0097]

次に、図16(f)において、エキシマレーザ照射により、第2半導体膜を結晶化する。

[0098]

次に、図16(g)において、高速動作を必要としないTFT領域を残すようにレジストマスクをパターニングし、これをマスクM2として、結晶化された第2半導体膜21'と保護SiO2膜14をエッチング除去する。例えば、RIE装置を用い、フッ素系ガスで第2半導体(Poly-Si)膜21'をエッチングした後、高速動作TFT領域の第1半導体膜上に残るSiO2膜14を希フッ酸でエッチングする。これにより、非高速動作TFT領域に薄い半導体膜17aが残り、高速動作TFT領域に厚い半導体膜17bが残る。

[0099]

以後は、第1実施形態の工程と同様にして、薄膜トランジスタ基板が形成される。この変形例の方法もまた、従来の方法と比較して、a-Si膜成膜工程、フォト工程、エッチング工程を1回ずつ増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造できる。また、厚い半導体(a-Si)膜をパターニングせずに、a-Siベタ膜に対しCWレーザを照射するので、第2実施形態の製造方法に比べて、フォト工程、エッチング工程を1回ずつ削減できる。a-Siベタ膜に対する選択的なCWレーザ照射の際には、ラテラル結晶化のマージンを考慮して、ビームを最適化するのが望ましい。

<第4実施形態>

図17は、第4実施形態に係る薄膜トランジスタ基板の製造工程を示す図である。第4実施形態では、高速動作を必要とするTFT領域にのみ、所定の膜厚の半導体膜を形成する。引き続き、全面に薄い半導体膜を形成し、全面をエキシマレーザで照射する。次いで、高速動作を必要とするTFT領域にのみ、CWレーザ照射してラテラル結晶化する。その後、各TFT領域の形状にパターニングする。以下、図面を参照して具体的な工程を説明する。

[0100]

まず、図17 (a) において、ガラス基板10上に、CVD法により、下地SiN膜11、下地SiO2 膜12、第1半導体(a-Si) 膜13を、それぞれ膜厚50nm、200nm、35nmに成膜する。

$[0\ 1\ 0\ 1]$

次に、図17(b)において、高速動作が必要なTFT領域のみを残すように レジストをパターニングし、これをマスクM1として第1半導体(a-Si)膜13 を高速動作TFT領域の形状にエッチングする。エッチングは、例えばRIE装 置でフッ素系ガスを用いて行う。

[0102]

次に、図17(c)において、CVD法により、膜厚40nmの第2半導体膜21を全面に成膜し、エキシマレーザで照射する。

[0103]

次に、図17(d)において、高速動作が必要なTFT領域にのみ、CWレーザで選択的に照射し、高速動作TFT領域の非晶質シリコン(a-Si)膜をラテラル結晶化させる。

[0104]

次に、図17(e)において、TFT領域のみ残すようにレジストをパターニングし、これをマスクM2として半導体膜をエッチングして素子分離を行う。エッチングは、例えばRIE装置を用いフッ素系ガスを供給して行う。

[0105]

以後の工程については第1実施形態の製造工程と同様であり、図示および説明 を省略する。

[0106]

第4実施形態の方法は、従来よりも1回のa-Si膜成膜工程を増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造することができる。

<第5実施形態>

図18~図22は、本発明の第5実施形態に係る薄膜トランジスタ基板の製造工程を示す図である。第5実施形態では、薄い第1半導体膜を形成して全面エキシマ結晶化した後、シリコン酸化膜を介して厚い第2半導体膜を形成し、高速動作TFT領域のみで第2半導体膜を選択的にCWレーザ照射してラテラル結晶化する。以下、図面を参照して具体的な工程を説明する。

$[0\ 1\ 0\ 7]$

まず、図18(a)において、CVD法により、ガラス基板10上に、下地SiN膜11、下地SiO2膜12、第1の薄い半導体(a-Si)膜13をそれぞれ膜厚50nm、200nm、40nmで成膜し、エキシマレーザを用いて第1半導体膜13を結晶化する。

[0108]

次に、図18(b)において、CVD法により、第2の下地SiO2膜23と、第2の厚い半導体(a-Si)膜21を、それぞれ膜厚100nmと75nmで成膜する。

[0109]

次に、図18(c)において、高速動作を必要とするTFT領域のみを残すようにレジストをパターニングし、これをマスクM1として、第2半導体膜21と第2下地SiO2膜23をエッチング除去する。エッチングは、例えばRIE装置を用いフッ素系ガスを供給して行う。

[0110]

次に、図18(d)において、高速動作TFT領域に残る第2 半導体膜21 にのみCWレーザを選択的に照射して、非晶質シリコン(a-Si)をラテラル結晶化させる。

[0 1 1 1]

次に、図19(e)において、レジストマスクM2を用いて、結晶化された半導体(Poly-Si)膜13'および21'をエッチングし、素子分離を行う。これにより、非高速動作TFT領域において、第1下地SiO2膜12上に薄い半導体膜17aが残り、高速動作TFT領域において、第2下地SiO2膜23上に厚い半導体膜17bが残る。

[0112]

次に、図19(f)において、ゲート絶縁膜41と、第1導電性膜42を順次形成する。ゲート絶縁膜41としては、例えばCVD法によりSiO2膜を50nmに成膜し、その後、第1導電性膜42として、スパッタ装置でAl-Nd膜を300nmに成膜する。

[0113]

次に、図19(g)において、レジストをゲート電極形状にパターニングし、 これをマスクM3として第1導電性膜42をウェットエッチングする。

$[0\ 1\ 1\ 4\]$

次に、図19(h)において、ゲート酸化膜41を介して形成されたゲート電極22をマスクとして、半導体層にP(リン)イオンを低濃度で注入する。注入条件は、例えばイオンドーピング装置を用い、エネルギー40KeV、ドーズ量 2×10^{13} とする。

[0115]

次に、図20(i)において、nチャネルの非高速動作TFTのLDD領域とpチャネルTFT領域をレジストマスクM4で覆い、露出した半導体膜中にP(リン)イオンを高濃度で注入する。注入条件は、例えば、イオンドーピング装置を用いエネルギー40Kev、ドーズ量1×10¹⁵とする。

[0116]

次に、図20(j)において、n チャネル領域をレジストマスクM5で覆い、p チャネル領域の半導体膜中にB(ボロン)イオンを高濃度で注入する。注入条件は、例えば、イオンドーピング装置を用い、エネルギー40KeV、ドーズ量 1×10^{15} とする。

[0117]

次に、図20(k)において、レジストマスクM5を剥離してから、エキシマレーザを基板全面に照射してレーザ活性化を行う。これにより、nチャネル非高速動作TFT領域のソース/ドレイン15およびLDD18ができる。一方、nチャネルの高速動作TFT領域とpチャネル領域では、LDD構造を有さず、ソース/ドレイン15が形成される。

[0118]

次に、図21(1)において、水素を含む層間絶縁膜71を成膜し、熱処理により水素化処理を行う。たとえば、CVD法により、シリコン窒化(SiN)膜を370 nmに成膜した後、大気圧の窒素雰囲気中で350℃で2時間アニールする。なお、水素化処理方法としては、他に水素雰囲気アニールや、水素プラズマ処理等があり、それらを別に行えば層間絶縁膜として水素を含む膜である必要はない。

[0119]

次に、図21 (m) において、レジストをマスクM6として、RIE法により 層間絶縁 (SiN) 膜71とゲート絶縁膜 (SiO2) 41をエッチングし、ソ ース/ドレイン15に到達するコンタクトホール37を形成する。

[0120]

次に、図21 (n) において、第2導電性膜81を成膜する。例えば、スパッタ装置を用いTi/Al/Ti膜を、それぞれ50nm、200nm、100n

mの膜厚で成膜する。

[0121]

次に、図21(0)において、レジストをマスクM7として第2導電性膜81 をエッチングし、ソース/ドレイン電極19を形成する。第2導電性膜81のエッチングは、例えば、RIE装置で塩素系のガスを用いて行う。

[0122]

次に、図22(p)において、第2層間絶縁膜91を形成する。第2層間絶縁膜91は、例えば透明かつ感光性を有する有機樹脂膜である。

[0123]

次に、図22(q)において、画素トランジスタ(図22の例ではnチャネルの非高速動作TFT)のソース電極19Sにのみ開口92を形成する。

[0124]

最後に、図22(r)において、第2層間絶縁膜91上と、開口92内部に第3導電性膜101を成膜してから、所定の形状にパターニングして、画素トランジスタのソース電極19Sに接続される画素電極25を形成して、薄膜トランジスタ基板が完成する。

[0125]

第5実施形態の方法では、従来よりも1回のa-Si膜成膜工程を増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造できる。なお、第5実施形態では、高速動作が必要なTFTの下方にエキシマ結晶化された多結晶シリコン(poly-Si)膜13、が薄く残存するが、画素領域ではないので、透過率の低下等の問題は生じない。また、図18(c)の工程で、第2半導体膜21をエッチングする際に、エッチング条件と第2SiO2膜23の膜厚を最適化して、下方の第1半導体(poly-Si)膜13、へのダメージを防止するのが望ましい。

[0126]

図23は、第5実施形態の変形例に係る製造工程を示す図である。

[0127]

まず、図23(a)において、CVD法により、ガラス基板10上に、下地S

i N膜11、下地Si O2 膜12、第1の薄い半導体(a-Si) 膜13をそれぞれ 膜厚50nm、200nm、40nmで成膜し、エキシマレーザを用いて第1半 導体膜13を結晶化する。

[0128]

次に、図23(b)において、CVD法により、第2下地SiO2膜23と、第2の厚い半導体(a-Si)膜21を、それぞれ膜厚100nmと75nmで成膜し、高速動作が必要なTFT領域にのみ、CWレーザを選択的に照射してラテラル結晶化させる。

[0129]

次に、図23(c)において、レジストマスクM1を用いて、第2半導体膜2 1と第2下地SiO2 膜をエッチングする。エッチングは、例えば、RIE装置を用いフッ素系ガスで行う。これにより、薄い第1半導体(Poly-Si)膜13、 が露出する。

[0130]

次に、レジストマスクM2を用いて、結晶化された半導体(Poly-Si)膜13 'と21'をエッチングし素子分離を行う。これにより、非高速動作TFT領域で第1下地SiO2 膜12上に薄い半導体膜17aが残り、高速動作TFT領域で第2下地SiO2 膜23上に厚い半導体膜17bが残る。-

[0131]

以後は、図19 (f)以降に示した工程と同様である。この変形例では、従来の方法と比較して、1回のa-Si膜成膜工程を増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造できる。

[0132]

さらに、図18に示した工程と比較して、第2半導体膜であるa-Siベタ膜に対しCWレーザを照射するので、フォト工程、エッチング工程を1回ずつ削減できる。a-Siベタ膜に対してCWレーザを照射するときは、ラテラル結晶化のマージンを考慮して、ビームを最適化するのが望ましい。

<第6実施形態>

図24~27は、本発明の第6実施形態に係る薄膜トランジスタ基板の製造工

程図である。第6実施形態では、第1の厚い半導体膜上に、絶縁膜を介して第2の薄い半導体膜を形成し、全面エキシマレーザ照射して第2半導体膜を結晶化する。その後、TFT領域をパターニングし、高速動作TFT領域の第1半導体膜のみを露出して、CWレーザ照射によりラテラル結晶化する。以下、図面を参照して具体的な工程を説明する。

[0133]

まず、図24(a)において、ガラス基板10上に、下地SiN膜11、下地SiO2 膜12、第1半導体膜13、保護SiO2 膜14、第2半導体膜21を順次形成する。例えば、CVD法により、SiN膜11、SiO2 膜12、第1a-Si膜13、SiO2 膜14、第2a-Si膜21を、それぞれ膜厚50nm、200nm、75nm、20nm、40nmに成膜する。成膜後、エキシマレーザにより薄い第2半導体膜21を結晶化する。

[0134]

次に、図24(b)において、薄膜トランジスタ(TFT)領域を残すように レジストをパターニングし、これをマスクM1として、結晶化された第2半導体 (Poly-Si) 膜21'、保護SiO2膜14、および第1半導体膜13をエッチ ング除去する。エッチングは、例えばRIE装置を用いフッ素系ガスで行う。

[0135]

次に、図24(c)において、レジストマスクM2を用い、高速動作が必要な TFT領域上の第2半導体膜21'と保護SiO2膜14を、フッ素系ガスを用いたRIE法によりエッチング除去する。これにより、高速動作TFT領域で厚い第1半導体膜13が露出する。

[0136]

次に、図24 (d) において、高速動作TFT領域の第2半導体 (a-Si) 膜13に、CWレーザを選択的に照射してラテラル結晶化させる。

[0137]

次に、図25(e)において、レジストマスクM3を形成し、結晶化された半 導体(poly-Si)膜をエッチングして素子分離を行う。

[0138]

次に、図25 (f)において、基板全面にゲート絶縁膜41と第1導電性膜42を形成する。例えば、ゲート絶縁膜41として、CVD装置でSiO2膜を50nm成膜し、スパッタ装置でAl-Nd膜を300nm成膜する。

[0139]

次に、図25 (g) において、レジストをゲート電極形状にパターニングし、 これをマスクM4として第1導電性膜42をウェットエッチングしてゲート電極 22を形成する。

[0140]

次に、図25 (h) において、レジストマスクM4を剥離し、ゲート電極22 をマスクとして、半導体膜中にP (リン) イオンを低濃度で注入する。注入条件は、例えば、イオンドーピング装置を用いエネルギー40 Ke V、ドーズ量2×10 13 とする。

[0141]

次に、図26(i)において、nチャネルTFTのLDD領域と、pチャネルTFT領域をレジストマスクM5で覆い、露出している半導体膜中にP(リン)イオンを高濃度で注入する。注入条件は、例えば、イオンドーピング装置を用いて、エネルギー40KeV、ドーズ量1×10¹⁵とする。

[0142]

次に、図26(j)において、nチャネルTFT領域をレジストマスクM6で 覆い、pチャネル領域の半導体膜中にB(ボロン)イオンを高濃度で注入する。 注入条件は、例えば、イオンドーピング装置を用い、エネルギー4.0 KeV、ドーズ量 1×10^{15} とする。

[0143]

次に、図26(k)において、レジストマスクM6を剥離してから、エキシマレーザを基板全面に照射し、レーザ活性化を行う。これにより、nチャネル非高速動作TFTの活性層に、LDD18とソース/ドレイン15が形成され、それ以外のTFTの活性層にLDD構造を有さないソース/ドレイン15が形成される。

[0144]

以降の工程については、第1実施形態で図7および図8に示す工程と同様であり、図示および説明を省略する。

[0145]

第6実施形態の方法では、従来に比較して、a-Si 膜成膜工程、フォト工程、エッチング工程をそれぞれ1回増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、生産性で製造することができる。また、第6実施形態の方法では、非高速動作TFTの下方に厚いa-Si 膜13が残存し、遮光膜として機能するためオフリークを低減できる。また、図24(c)の工程で、高速動作TFT領域の第1半導体(a-Si)膜13上の保護SiO2膜14をドライエッチングしても、その後のCWレーザ照射でラテラル結晶化するので、特性が劣化することもない。

<第7実施形態>

図27は、本発明の第7実施形態に係る薄膜トランジスタ基板の製造工程を示す図である。第7実施形態では、まず第1の厚い半導体層を形成してCWレーザの選択的照射により高速動作TFT領域のみをラテラル結晶化し、次いで、基板全面に第2の薄い半導体膜を形成してエキシマレーザ照射により結晶化する。その後、TFT領域をパターニングし、素子分離して高速動作TFT領域でラテラル結晶化された第1半導体膜を露出させる。

$[0\ 1\ 4\ 6\]$

まず、図27(a)において、ガラス基板10上に、CVD法により、下地SiN膜11、下地SiO2膜12、厚い第1半導体(a-Si)膜13を、それぞれ膜厚50nm、200nm、75nmで成膜し、CWレーザを選択的に照射して高速動作が必要なTFT領域の非晶質シリコン膜をラテラル結晶化させる。

[0147]

次に、図27 (b) において、第2下地SiO2 膜23と、薄い第2半導体 (a-Si) 膜21を、それぞれ20 nm、40 nmで基板全面に成膜する。

[0148]

次に、図27 (c)において、第2半導体膜21をエキシマレーザの照射により結晶化する。



[0149]

次に、図27 (d) において、TFT領域を区画するようにレジストをパターニングし、これをマスクM1として、RIE法によりフッ素系ガスで、不要な領域の2半導体膜21'、第2下地SiO2膜23、第1半導体膜をエッチング除去する。

[0150]

次に、図27 (e)において、高速動作が必要なTFT領域上の第2半導体膜21'と第2下地SiO2 膜23をエッチング除去する。例えば、レジストをマスクM2として、RIE装置を用いフッ素系ガスで第2半導体膜21'をエッチングし、希フッ酸で第2下地SiO2 膜23をエッチングする。

[0151]

第7実施形態の方法では、第1半導体膜13としての非晶質シリコン(a-Si)ベタ膜に対してCWレーザを照射する。したがって、第6実施形態の方法よりもフォト工程、エッチング工程を1回削減している。非晶質シリコンベタ膜へのCWレーザ照射の際は、ラテラル結晶化のマージンを考慮して、ビームを最適化するのが望ましい。また、ラテラル結晶化された第1半導体膜13'を露出する際にダメージが入らないように、第2下地SiO2膜23の膜厚とエッチング条件を最適化するのが望ましい。

<第8実施形態>

次に、第8実施形態について説明する。第8実施形態では、高速動作TFT領域と非高速動作TFT領域の活性層(半導体膜)の膜厚は同じであるが、結晶化方法を異ならせることによって平均結晶粒径を異ならせ、さらに、それぞれのTFT領域のゲート絶縁膜の膜厚も異ならせる。具体的な工程を図28~図30を参照して説明する。

[0152]

まず、図28(a)において、CVD法により、ガラス基板10上に、下地SiN膜11、下地SiO2膜12、非晶質シリコン(a-Si)の半導体膜13を、それぞれ膜厚50nm、200nm、50nmに成膜し、エキシマレーザを照射して第1半導体膜13を結晶化する。

[0153]

次に、図28(b)において、薄膜トランジスタ(TFT)領域のみを残すようにレジストをパターニングし、これをマスクM1として結晶化された半導体(Poly-Si)膜13'をエッチングする。エッチングは、例えば、RIE装置を用いフッ素系ガスを供給して行う。

[0154]

次に、図28 (c) において、CVD法により、基板全面に第1ゲート絶縁膜41として、膜厚80nmのSiO2 膜を形成する。

[0155]

次に、図28(d)において、高速動作を必要としないTFT領域において、 少なくともチャネル領域とLDDを含む領域をレジストで覆い、これをマスクM 2とし、第1ゲート絶縁膜41をエッチング除去する。エッチングは、フッ素系 ガスを用いたRIE法により行う。これにより、非高速動作TFT領域の半導体 膜13'上にのみ、第1ゲート絶縁膜45が残る。

[0156]

次に、図28(e)において、高速動作が必要なTFT領域の半導体膜13'に対してのみCWレーザを選択的に照射して、ラテラル結晶化させる。

[0157]

次に、図29(f)において、レジストをマスクM3として、半導体(Poly-S i)膜13'、13'、をエッチングして素子分離を行う。これにより、非高速動作TFT領域には、エキシマレーザ照射により平均結晶粒径が $1\,\mu$ m未満の半導体膜17aが形成され、高速動作TFT領域には、CWレーザ照射によりラテラル結晶化された平均結晶粒径が $1\,\mu$ m以上の半導体膜17bが形成される。

[0158]

次に、図29 (g) において、基板全面に第2ゲート絶縁膜 (SiO2 膜) 4 3 と第1 導電性膜 4 2 を順次形成する。例えば、CVD装置でSiO2 膜 4 3 を 3 0 n m成膜し、次いで、スパッタ装置でAl-Nd膜 4 3 を 3 0 0 n m成膜する。

[0159]

次に、図29(h)において、レジストをゲート電極形状にパターニングしてマスクM5とし、第1導電性膜42をウェットエッチングして、ゲート電極22を形成する。

[0160]

次に、図29(i)において、pチャネル領域をレジストマスクM5で覆い、ゲート電極22をマスクとして、露出した半導体膜中にP(リン)イオンを注入する。例えばイオンドーピング装置を用い、エネルギー40KeV、ドーズ量1 \times 10 15 のPイオンを注入するとともに、エネルギー90KeV、ドーズ量3 \times 10 13 でPイオンを注入する。

$[0 \ 1 \ 6 \ 1]$

次に、図30(j)において、nチャネル領域をレジストマスクM6で覆い、露出した半導体膜中にB(ボロン)イオンを注入する。注入条件は、例えばイオンドーピング装置を用い、エネルギー40 Ke V、ドーズ量 1×10^{15} で注入するとともに、エネルギー70 Ke V、ドーズ量 2×10^{14} で注入する。

[0162]

次に、図30(k)において、レジストマスクM6を剥離してから、エキシマレーザを基板全面に照射してレーザ活性化を行う。これにより、非高速動作TFT領域の活性層では、第1ゲート絶縁膜45を境界として、LDD18とソース/ドレイン15が形成される。一方、高速動作TFT領域の活性層には、ソース/ドレイン15が形成される。ゲート直下はチャネル領域16となっている。

[0163]

次に、図30(1)において、水素を含む層間絶縁膜71を形成し、熱処理により水素化処理を行う。例えばCVD装置でSiN膜を370nm成膜した後、 大気圧の窒素雰囲気中で、350℃で2時間アニールして水素化処理を行う。

$[0 \ 1 \ 6 \ 4]$

次に、図30(m)において、レジストをマスクM7として、RIE法により 層間絶縁膜71と第2ゲート絶縁膜43をエッチングして、ソース/ドレイン1 5に到達するコンタクトホール37を形成する。

[0165]

以降の工程については、第1実施形態で図7 (p) 以降に示した工程と同様であり、図示および説明を省略する。

[0166]

こ方法では、従来の方法に比較して、ゲート酸化膜(SiO2)膜の成膜工程を1回増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造することができる。また、高速動作を必要とするTFTのゲート絶縁膜の膜厚を従来よりも薄くし、高速動作TFTの駆動電圧を従来よりも低く設定することによって耐圧が向上する。さらに、図28(d)の工程で、非高速動作TFT領域にのみ残るように第1ゲート絶縁膜41をドライエッチングしても、高速動作TFT領域に露出した半導体膜をその後のCWレーザでラテラル結晶化するので、特性が劣化することもない。

[0167]

図31は、第8実施形態の製造工程の変形例を示す。

[0 1 6 8]

まず、図31(a)において、CVD法により、ガラス基板10上に、下地SiN膜11、下地SiO2膜12、半導体(a-Si)膜13を、それぞれ膜厚50nm、200nm、50nmで成膜し、エキシマレーザを基板全面に照射して結晶化する。

[0169]

次に、図31(b)において、CWレーザを高速動作が必要なTFT領域にの み選択的に照射して、この部分の半導体膜13をラテラル結晶化させる。

[0170]

次に、図31(c)において、TFT領域を区画するようにレジストをパターニングし、これをマスクM1として、結晶化された半導体膜をエッチングする。エッチングは、たとえばRIE法によりフッ素系ガスで行う。これにより、膜厚が同じであるが、平均結晶粒径の異なる半導体膜17a、17bが、それぞれ非高速動作TFT領域と、高速動作TFT領域に形成される。

[0171]

次に、図31 (d) において、基板全面に第1ゲート絶縁膜41を形成する。

第1ゲート絶縁膜41は、例えばCVD法により膜厚80 nmに形成したSiO2 膜である。

[0172]

次に、図31(e)において、高速動作を要しないTFT領域のうち、少なくともLDDとチャネル領域を含む領域をレジストで覆い、これをマスクM2として第1ゲート絶縁膜41をエッチングする。エッチングは、例えばRIE装置でフッ素系ガスを用いて行う。これにより、非高速動作TFT領域の半導体膜17a上にのみ、第1ゲート絶縁膜45が残る。

[0173]

以降の工程は、図29(g)以降に示す工程と同様である。この変形例の方法では、非晶質シリコン(a-Si)ベタ膜に対してCWレーザを照射するので、図28~図30に示した方法よりもフォト工程と、エッチング工程を1回ずつ削減している。非晶質シリコン(a-Si)ベタ膜に対するCWレーザ照射の際には、ラテラル結晶化のマージンを考慮して、ビームを最適化するのが望ましい。が狭いため注意を要する。また、第1ゲート絶縁膜41のエッチング時に、エッチング条件を最適化して、結晶化された半導体膜へのダメージを抑制するのが望ましい。<第9実施形態>

次に、第9実施形態について説明する。第9実施形態では、高速動作TFT領域と非高速動作TFT領域で、活性層(半導体層)の膜厚を変え、レーザ照射方法を異ならせて平均結晶粒径を異ならせるとともに、ゲート絶縁膜の膜厚もそれぞれの領域で異ならせる。

[0174]

図32~図35は、第9実施形態に係る薄膜トランジスタ基板の製造工程を示す図である。

[0175]

まず、図32(a)において、CVD法により、ガラス基板10上に下地Si N膜11、下地SiO2膜12、第1半導体(a-Si)13膜を、それぞれ膜厚5 0nm、200nm、40nmで成膜し、エキシマレーザを照射して第1半導体 膜13を結晶化する。

[0176]

次に、図32(b)において、高速動作を必要としないTFT領域のみを残すようにレジストをパターニングし、これをマスクM1として第1半導体膜をエッチングする。エッチングは、例えばRIEE装置でフッ素系ガスを用いて行う。

[0177]

次に、図32(c)において、基板全面に、第1ゲート絶縁膜41と、第2半導体膜21を順次形成する。例えば、CVD法によりSiO2膜と非晶質シリコン(a-Si)膜を、それぞれ膜厚80nmと75nmで成膜する。

[0178]

次に、図32(d)において、高速動作を必要とするTFT領域を含むように レジストをパターニングし、これをマスクM2として第2半導体膜21をエッチ ングする。エッチングは、RIE装置を用いフッ素系ガスで行う。これにより、 高速動作TFT領域にのみ、第2半導体膜21が残る。

[0179]

次に、図32(e)において、高速動作が必要なTFT領域にある第2半導体膜21に、CWレーザを選択的に照射して、非晶質シリコンをラテラル結晶化させる。

[0180]

次に、図33(f)において、高速動作TFT領域の所定と、非高速動作TFT領域の所定箇所を覆うようにレジストマスクM3を形成し、結晶化された第2半導体膜21'をエッチング除去する。エッチングは、RIE法によりフッ素系ガスを用いて行う。これにより素子分離がなされ、高速動作TFT領域に厚い半導体膜17bが残る。

[0181]

さらに図33(g)に示すように、レジストマスクM3をそのまま使用して、第1ゲート絶縁膜41をフッ素系ガスでRIE法によりエッチングする。これにより、非高速動作TFT領域の薄い半導体膜17a上に、少なくともチャネルとLDDを含む領域を覆って第1ゲート絶縁膜41が形成される。

[0182]

次に、図33(h)において、基板全面に、第2ゲート絶縁膜43と第1導電性膜42を順次形成する。例えば、CVD装置でSiO2膜を30nm成膜して第2ゲート絶縁膜43とした後、スパッタ装置でAl-Nd膜を300nm成膜して第1導電性膜43とする。

[0183]

次に、図33(i)において、レジストをゲート電極形状にパターニングし、 これをマスクM4として第1導電性膜43をウェットエッチングしてゲート電極 22を形成する。

[0184]

[0185]

次に、図34(k)において、nチャネルTFT領域をレジストマスクM6で 覆い、pチャネルTFT領域の半導体膜中にB(ボロン)イオンを注入する。注入条件は、例えばイオンドーピング装置を用い、エネルギー40KeV、ドーズ 量 1×10^{15} でBイオンを注入するとともに、エネルギー70KeV、ドーズ量 2×10^{14} でBイオンを注入する。

[0186]

次に、図34(1)において、レジストマスクM6を剥離してから、エキシマレーザを基板全面に照射して、レーザ活性化を行う。これにより、厚いゲート絶縁膜を有する非高速動作TFT領域の活性層に、ソース/ドレイン15とLDD18が形成される。一方、薄いゲート絶縁膜を有する高速動作TFT領域の活性層には、ソース/ドレイン15が形成される。

[0187]

次に、図35 (m) において、水素を含む層間絶縁膜71を形成し、熱処理により水素化処理を行う。例えば、CVD装置でSiN膜を370 nm成膜し、大

気圧の窒素雰囲気中で、350℃で2時間アニールする。水素化処理方法としては、他に水素雰囲気アニールや、水素プラズマ処理等があり、それらを別途行えば、層間絶縁膜71として水素を含む膜である必要はない。

[0188]

次に、図35(n)において、レジストをマスクM7として、RIE法により 層間絶縁膜71と第2ゲート絶縁膜43をエッチングし、ソース/ドレイン15 に到達するコンタクトホール37を形成する。

[0189]

次に、図35(o)において、レジストマスクM7を剥離して、基板全面に第 2導電性膜81を形成する。第2導電性膜81は、スパッタ装置を用い、Ti/ A1/Ti膜をそれぞれ50nm/200nm/100nmで成膜する。

[0190]

次に、図35(p)において、レジストをマスクM8として、第2導電性膜81をエッチングし、ソース/ドレイン電極19を形成する。第2導電性膜81は、RIE装置で塩素系のガスを用いてエッチングする。

[0191]

以降の工程については、第1実施形態で図8に示す工程と同様であり、図示および説明を省略する。

[0192]

第9実施形態の方法では、従来の方法に比較して、a-Si膜成膜工程、ゲートSiO2膜成膜工程、フォト工程、エッチング工程を1回ずつ増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造できる。また、高速動作を必要とするTFTのゲート絶縁膜を従来よりも薄くできるので、駆動電圧を従来よりも低く設定できる。この結果、耐圧が向上する。なお、ドライエッチングにより、結晶化された第1半導体(Poly-Si)膜がダメージを受けないように、第1ゲート絶縁膜41の膜厚と、エッチング条件を最適化するのが望ましい。

[0193]

図36~図38は、第9実施形態の変形例1の製造工程を示す図である。エキ

シマレーザ照射により第1半導体膜を結晶化し、厚い第1ゲート絶縁膜を介して 形成した第2半導体膜にCWレーザを選択的に照射して結晶化する工程までは、 図32(a)~図32(e)に示した工程と同様である。以下で、ゲート絶縁膜 の膜厚これに引き続く工程を説明する。

[0194]

図36 (f)において、高速動作TFT領域の所定の箇所にレジストマスクM3を形成し、結晶化された第2半導体膜をRIE法によりエッチングして素子分離を行う。エッチングガスにはフッ素系ガスを用いる。

[0195]

次に、図36 (g) において、第2ゲート絶縁膜43と第1導電性膜42を順次形成する。例えば、CVD装置でSiO2 膜を30 nm成膜し、その後スパッタ装置でAl-Nd膜を300 nm成膜する。

[0196]

次に、図36(h)において、レジストをゲート電極形状にパターニングし、これをマスクM4として第1導電性膜42をウェットエッチングする。これによりゲート電極22が形成される。

[0197]

次に、図36(i)において、nチャネルTFTのLDD領域と、pチャネルTFT領域をレジストマスクM5で覆い、露出した領域の半導体膜中にP(リン)イオンを注入する。注入条件は、例えばイオンドーピング装置を用い、エネルギー40 K e V、ドーズ量 1×10^{15} でPイオンを注入するとともに、90 K e V、 1×10^{15} でPイオンを注入する。

[0198]

次に、図37(j)において、レジストマスクM5を剥離した後、低濃度でP(リン)イオンを注入する。例えば、イオンドーピング装置を用い。エネルギー90KeV、ドーズ量 2×10^{13} で注入する。

[0199]

次に、図37(k)において、nチャネルTFT領域をレジストマスクM6で 覆い、pチャネルTFT領域の半導体膜中にB(ボロン)イオンを注入する。例 えば、イオンドーピング装置を用い、エネルギー $40 \, {\rm KeV}$ 、ドーズ量 $1 \times 10 \, {\rm I5}$ でBイオンを注入するとともに、 $70 \, {\rm KeV}$ 、 $1 \times 10 \, {\rm I5}$ でBイオンを注入する。

[0200]

次に、図37(1)において、レジストマスクM6を剥離し、エキシマレーザを基板全面に照射して、レーザ活性化を行う。

[0201]

次に、図38(m)において、水素を含む層間絶縁膜71を形成し、熱処理により水素化処理を行う。例えば、CVD装置でSiN膜を370nm成膜し、大気圧の窒素雰囲気中で、350℃で2時間アニールする。水素化処理方法としては、他に水素雰囲気アニールや、水素プラズマ処理等があり、それらを別途行えば、層間絶縁膜71として水素を含む膜である必要はない。

[0202]

次に、図38(n)において、レジストをマスクM7として、RIE法により 層間絶縁膜71と第2ゲート絶縁膜43をエッチングし、ソース/ドレイン15 に到達するコンタクトホール37を形成する。

[0203]

次に、図38(o)において、レジストマスクM7を剥離して、基板全面に第 2導電性膜81を形成する。第2導電性膜81は、スパッタ装置を用い、Ti/ A1/Ti膜をそれぞれ50nm/200nm/100nmで成膜する。

[0204]

次に、図38(p)において、レジストをマスクM8として、第2導電性膜8 1をエッチングし、ソース/ドレイン電極を形成する。第2導電性膜81は、R IE装置で塩素系のガスを用いてエッチングする。

[0205]

以降の工程については、第1実施形態で図8に示す工程と同様であり、図示および説明を省略する。

[0206]

この変形例1の方法もまた、従来の方法と比較して、a-Si膜成膜工程、ゲート

SiO2 膜成膜工程、フォト工程、エッチング工程を1回ずつ増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造することができる。また、高速動作を必要とするTFTのゲート絶縁膜を従来よりも薄くすることができるので、駆動電圧を従来よりも低く設定でき、耐圧が向上する。なお、ドライエッチングにより、結晶化された第1半導体(Poly-Si)膜がダメージを受けないように、第1ゲート絶縁膜41の膜厚と、エッチング条件を最適化するのが望ましい。

[0207]

図39は、第9実施形態の変形例2に係る製造工程を示す。変形例2では、厚い第2半導体膜をパターニングすることなく、非晶質シリコンのベタ膜を選択的にCWレーザ照射する。

[0208]

まず、図39(a)において、CVD法により、ガラス基板10上に下地Si N膜11、下地SiO2膜12、第1半導体(a-Si)13膜を、それぞれ膜厚5 0nm、200nm、40nmで成膜し、エキシマレーザを照射して第1半導体 膜13を結晶化する。

[0209]

次に、図39(b)において、高速動作を必要としないTFT領域のみを残すようにレジストをパターニングし、これをマスクM1として第1半導体膜をエッチングする。エッチングは、例えばRIEE装置でフッ素系ガスを用いて行う。

[0210]

次に、図39(c)において、基板全面に、第1ゲート絶縁膜41と、第2半導体膜21を順次形成する。例えば、CVD法によりSiO2膜と非晶質シリコン(a-Si)膜を、それぞれ膜厚80nmと75nmで成膜する。

[0211]

次に、図39(d)において、第2半導体膜21の高速動作TFT領域のみを CWレーザで選択的に照射して、ラテラル結晶化する。

[0212]

次に、図39(e)において、レジストマスクM2を用い、第2半導体膜(a-

SiまたはPoly-Si)をエッチング除去して素子分離を行う。

[0213]

以後は、第9実施形態の変形例2で説明した図36(g)以降の工程と同様であり、図示および説明を省略する。

[0214]

変形例2では、非晶質シリコン(a-Si)のベタ膜に対してCWレーザを照射することにより、変形例1の製造方法と比較して、フォト工程とエッチング工程を1回ずつ削減している。非晶質シリコン(a-Si)ベタ膜に対するCWレーザの照射の際には、ラテラル結晶化のマージンを考慮して、ビームを最適化するのが望ましい。

[0215]

図40~図43は、第9実施形態の変形例3を示す。変形例3では、非高速動作TFT領域の薄い活性層(半導体膜)は、高速動作TFT領域の厚い活性層(半導体膜)の上層に位置する。

[0216]

まず、図40(a)において、ガラス基板10上に、下地SiN膜11、下地SiO2 膜12、第1半導体膜13、保護SiO2 膜14、第2半導体膜21を順次形成する。例えば、CVD法により、SiN膜11、SiO2 膜12、第1a-Si膜13、SiO2 膜14、第2a-Si膜21を、それぞれ膜厚50nm、200nm、75nm、20nm、40nmに成膜する。成膜後、エキシマレーザにより薄い第2半導体膜21を結晶化する。

[0217]

次に、図40(b)において、薄膜トランジスタ(TFT)領域を残すように レジストをパターニングし、これをマスクM1として、結晶化された第2半導体 (Poly-Si) 膜21'、第2下地SiO2 膜23、および第1半導体膜13を、 例えばRIE装置を用いフッ素系ガスでエッチング除去する。

[0218]

次に、図40(c)において、基板全面に第1ゲート絶縁膜41を形成する。 第1ゲート絶縁膜41として、例えば、CVD装置でSiO2膜を80nm成膜 する。

[0219]

次に、図40(d)において、高速動作を必要としないTFT領域を覆うようにレジストをパターニングし、これをマスクM2として第1ゲート絶縁膜41、第2半導体膜21'、第2下地SiO2膜23をエッチング除去する。エッチングは、RIE装置を用いフッ素系ガスで第1ゲート絶縁(SiO2)膜41と第2半導体(Poly-Si)膜をエッチングした後、希フッ酸で第2下地SiO2膜23をエッチングする。これにより、高速動作TFT領域の厚い第1半導体膜13が露出する。

[0220]

次に、図40(e)において、CWレーザを選択的に照射して、高速動作が必要なTFT領域の第1半導体膜13をラテラル結晶化させる。

[0221]

次に、図41(f)において、TFT領域を覆うレジストマスクM3を形成してエッチングすることにより、素子分離を行う。これにより、高速動作TFT領域にCWレーザにより結晶化された厚い半導体層17bが形成される。一方、非高速動作TFT領域では、非晶質シリコン膜上にエキシマレーザにより結晶化された薄い半導体層17aが形成されている。

[0222]

次に、図41 (g) において、第2ゲート絶縁膜43と第1導電性膜42を順次形成する。例えば、CVD装置でSiO2 膜を30 nm成膜し、その後スパッタ装置でAl-Nd膜を300 nm成膜する。

[0223]

次に、図41(h)において、レジストをゲート電極形状にパターニングし、これをマスクM4として第1導電性膜42をウェットエッチングする。これによりゲート電極22が形成される。

[0224]

次に、図41(i)において、ゲート電極22をマスクとして、低濃度でP(リン)イオンを注入する。例えば、イオンドーピング装置を用い。エネルギー9

0 K e V、ドーズ量 2×10¹³で注入する。

[0225]

次に、図42(j)において、n チャネルTFTのLDD領域と、p チャネルTFT領域をレジストマスクM 5 で覆い、露出した領域の半導体膜中にP(リン)イオンを注入する。注入条件は、例えばイオンドーピング装置を用い、エネルギー40 K e V、ドーズ量 1×10^{15} でB イオンを注入するとともに、90 K e V、 1×10^{15} でP イオンを注入する。

[0226]

次に、図42(k)において、n チャネルTFT領域をレジストマスクM6で覆い、p チャネルTFT領域の半導体膜中にB(ボロン)イオンを注入する。例えば、イオンドーピング装置を用い、エネルギー40 Ke V、ドーズ量 1×10 15で注入するとともに、70 Ke V、 1×10 15で注入する。

[0227]

次に、図42(1)において、レジストマスクM6を剥離し、エキシマレーザを基板全面に照射して、レーザ活性化を行う。

[0228]

次に、図43 (m) において、水素を含む層間絶縁膜71を形成し、熱処理により水素化処理を行う。例えば、CVD装置でSiN膜を370nm成膜し、大気圧の窒素雰囲気中で、350℃で2時間アニールする。水素化処理方法としては、他に水素雰囲気アニールや、水素プラズマ処理等があり、それらを別途行えば、層間絶縁膜71として水素を含む膜である必要はない。

[0229]

次に、図43 (n) において、レジストをマスクM7として、RIE法により 層間絶縁膜71と第2ゲート絶縁膜43をエッチングし、ソース/ドレイン15 に到達するコンタクトホール37を形成する。

[0230]

次に、図43 (o) において、レジストマスクM7を剥離して、基板全面に第2導電性膜81を形成する。第2導電性膜81は、スパッタ装置を用い、Ti/Al/Ti膜をそれぞれ50 nm/200 nm/100 nmで成膜する。

[0231]

次に、図43(p)において、レジストをマスクM8として、第2導電性膜8 1をエッチングし、ソース/ドレイン電極19を形成する。第2導電性膜81は RIE装置で塩素系のガスを用いてエッチングする。

[0232]

以降の工程については、第1実施形態の図8に示す工程と同様であり、図示および説明を省略する。

[0233]

変形例3の方法においても、従来と比較してa-Si膜成膜工程、SiO2 膜成膜工程、フォト工程、エッチング工程をそれぞれ1回増やすだけで、高速動作が可能な回路素子を有する薄膜トランジスタ基板を、高い生産性で製造することができる。また、高速動作を必要とするTFTのゲート絶縁膜の膜厚を従来よりも薄くできるので、駆動電圧を従来よりも低く設定できる。この結果、耐圧が向上する。また、第1ゲート絶縁膜41をエッチングした後に第1半導体膜をラテラル結晶化するため、エッチング時のダメージが問題とならない。

[0234]

最後に、以上の説明に関して、以下の付記を開示する。

(付記1) 透明絶縁基板と、

前記透明絶縁基板上に形成される第1薄膜トランジスタと、

前記透明絶縁基板上に形成される、前記第1薄膜トランジスタと異なる特性の 第2薄膜トランジスタと

を備え、第1薄膜トランジスタの活性層の膜厚は50nm以上、その平均結晶粒径は $1\mu m$ 以上であり、第2薄膜トランジスタの活性層の膜厚は60nm以下、その平均粒径は $1\mu m$ 未満であることを特徴とする薄膜トランジスタ基板。

(付記2) 透明絶縁基板と、

前記透明絶縁基板上に形成される第1薄膜トランジスタと、

前記透明絶縁基板上に形成され、前記第1薄膜トランジスタと異なる特性の第 2薄膜トランジスタと

を備え、前記第1薄膜トランジスタの活性層の平均結晶粒径は1μ m以上、前記

第2薄膜トランジスタの活性層の平均結晶粒径は1μm未満であり、前記第1薄膜トランジスタのゲート絶縁膜の膜厚は、第2薄膜トランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする薄膜トランジスタ基板。

(付記3) 前記第1薄膜トランジスタの活性層は、連続発振レーザの選択的照射によりラテラル結晶化された多結晶シリコンであることを特徴とする付記1または2に記載の薄膜トランジスタ基板。

(付記4) 前記第2薄膜トランジスタの活性層は、エキシマレーザの照射により結晶化された多結晶シリコンであることを特徴とする付記1または2に記載の薄膜トランジスタ基板。

(付記5) 前記第1薄膜トランジスタのゲート絶縁膜の膜厚は、前記第2薄膜トランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする付記1に記載の薄膜トランジスタ基板。

(付記6) 前記第2薄膜トランジスタのゲート絶縁膜の膜厚は、80nm以上であることを特徴とする付記2または5に記載の薄膜トランジスタ基板。

(付記7) 透明絶縁基板上の第1領域に、エキシマレーザ照射により結晶化された第1の膜厚の第1半導体膜を形成する工程と、

前記透明絶縁基板上の第2領域に、連続発振レーザの照射によりラテラル結晶 化された第2半導体膜を、第1半導体膜以上の膜厚で形成する工程と、

前記第1半導体膜に第1の薄膜トランジスタを形成する工程と、

前記第2半導体膜に、前記第1の薄膜トランジスタよりも高速で動作する第2 の薄膜トランジスタを形成する工程と

を含むことを特徴とする薄膜トランジスタ基板の製造方法。

(付記8) 前記第2半導体膜の形成工程は、前記連続発振レーザにより、非晶質シリコン膜の所定の領域のみを選択的に照射する工程を含むことを特徴とする付記7に記載の薄膜トランジスタ基板の製造方法。

(付記9) 前記第2半導体膜の形成工程は、非晶質シリコン膜を所定の形状にパターニングして得られた領域のみを連続発振レーザで照射することを特徴とする付記8に記載の方法。

(付記10) 前記第2半導体膜の形成工程は、非晶質シリコンのベタ膜上の所

定の領域のみを連続発振レーザで照射することを特徴とする付記8に記載の方法。

(付記11) 前記第1薄膜トランジスタの形成工程は、第1ゲート絶縁膜を形成する工程を含み、

前記第2薄膜トランジスタの形成工程は、前記第1ゲート絶縁膜よりも薄い第2ゲート絶縁膜を形成する工程を含むことを特徴とする付記7に記載の方法。

(付記12) 透明絶縁基板上の第1領域に、エキシマレーザ照射により結晶化された第1半導体膜を形成する工程と、

前記透明絶縁基板上の第2領域に、連続発振レーザの照射によりラテラル結晶 化された第2半導体膜を形成する工程と、

前記第1半導体膜に、第1のゲート絶縁膜を介して第1薄膜トランジスタを形成する工程と、

前記第2半導体膜に、前記第1のゲート絶縁膜よりも薄い第2のゲート絶縁膜 を介して第2薄膜トランジスタを形成する工程と、

を含む薄膜トランジスタ基板の製造方法。

[0235]

【発明の効果】

以上述べたように、本発明によれば、高速動作が必要な領域のみを選択的にCWレーザ照射領域とする。それ以外の領域はエキシマレーザで結晶化するので、CWレーザ照射時間を大幅に短縮できる。

[0236]

また、高速動作領域のnチャネルTFTにはLDD構造を設けず、非高速動作のnチャネルTFTにのみLDD構造を設けたので、ソースドレイン間の耐圧を改善できる。

[0237]

また、画素トランジスタ等の非高速動作領域の活性層(半導体)膜厚を、高速 動作領域の活性層よりも薄くして、画素領域でのオフリーク電流を低減できる。

[0238]

また、高速動作を必要とするTFTのゲート絶縁膜を薄くし、非高速動作TF

T領域のゲート絶縁膜を厚くすることで、さらに耐圧を改善される。

【図面の簡単な説明】

- 【図1】 従来の薄膜トランジスタ基板の平面構成図である。
- 【図2】 本発明が適用される薄膜トランジスタ基板の平面構成図である。
- 【図3】 本発明の一実施形態に係る薄膜トランジスタ基板の断面構成を示す図である。
 - 【図4】 本発明の第1実施形態に係る薄膜トランジスタ基板の製造工程図 (その1)である。
 - 【図5】 本発明の第1実施形態に係る薄膜トランジスタ基板の製造工程図(その2)であり、図4(e)に続く工程を示す図である。
 - 【図6】 本発明の第1実施形態に係る薄膜トランジスタ基板の製造工程図(その3)であり、図5(i)に続く工程を示す図である。
 - 【図7】 本発明の第1実施形態に係る薄膜トランジスタ基板の製造工程図(その4)であり、図6 (m) に続く工程を示す図である。
 - 【図8】 本発明の第1実施形態に係る薄膜トランジスタ基板の製造工程図(その5)であり、図7(q)に続く工程を示す図である。
 - 【図9】 第1実施形態の製造方法の変形例を示す図である。
- 【図10】 本発明の第2実施形態に係る薄膜トランジスタ基板の製造工程図(その1)である。
- 【図11】 本発明の第2実施形態に係る薄膜トランジスタ基板の製造工程図(その2)であり、図11(d)に続く工程を示す図である。
 - 【図12】 第2実施形態の製造方法の変形例を示す図(その1)である。
- 【図13】 第2実施形態の製造方法の変形例を示す図(その2)であり、図12(d)に続く工程を示す図である。
- 【図14】 本発明の第3実施形態に係る薄膜トランジスタ基板の製造工程 図である。
 - 【図15】 第3実施形態の製造方法の変形例を示す図(その1)である。
- 【図16】 第3実施形態の製造方法の変形例を示す図(その2)であり、図15(d)に引き続く工程を示す図である。

- 【図17】 本発明の第4実施形態に係る薄膜トランジスタ基板の製造工程図である。
- 【図18】 本発明の第5実施形態に係る薄膜トランジスタ基板の製造工程図(その1)である。
- 【図19】 本発明の第5実施形態に係る薄膜トランジスタ基板の製造工程図(その2)であり、図18(d)に続く工程を示す図である。
- 【図20】 本発明の第5実施形態に係る薄膜トランジスタ基板の製造工程頭(その3)であり、図19(h)に続く工程を示す図である。
- 【図21】 本発明の第5実施形態に係る薄膜トランジスタ基板の製造工程図(その4)であり、図20(k)に続く工程を示す図である。
- 【図22】 本発明の第5実施形態に係る薄膜トランジスタ基板の製造工程図(その5)であり、図21(o)に続く工程を示す図である。
 - 【図23】 第5実施形態の製造方法の変形例を示す図である。
- 【図24】 本発明の第6実施形態に係る薄膜トランジスタ基板の製造工程図(その1)である。
- 【図25】 本発明の第6実施形態に係る薄膜トランジスタ基板の製造工程図(その2)であり、図24(d)に続く工程を示す図である。
- 【図26】 本発明の第6実施形態に係る薄膜トランジスタ基板の製造工程図(その3)であり、図25(h)に続く工程を示す図である。
- 【図27】 本発明の第7実施形態に係る薄膜トランジスタ基板の製造工程図である。
- 【図28】 本発明の第8実施形態に係る薄膜トランジスタ基板の製造工程図(その1)である。
- 【図29】 本発明の第8実施形態に係る薄膜トランジスタ基板の製造工程図(その2)であり、図28(e)に続く工程を示す図である。
- 【図30】 本発明の第8実施形態に係る薄膜トランジスタ基板の製造工程図(その3)であり、図29(i)に続く工程を示す図である。
 - 【図31】 第8実施形態の製造方法の変形例を示す図である。
 - 【図32】 本発明の第9実施形態に係る薄膜トランジスタ基板の製造工程

図(その1)である。

- 【図33】 本発明の第9実施形態に係る薄膜トランジスタ基板の製造工程図(その2)であり、図32(e)に続く工程を示す図である。
- 【図34】 本発明の第9実施形態に係る薄膜トランジスタ基板の製造工程図(その3)であり、図33(i)に続く工程を示す図である。
- 【図35】 本発明の第9実施形態に係る薄膜トランジスタ基板の製造工程図(その4)であり、図34(1)に続く工程を示す図である。
- 【図36】 第9実施形態の製造方法の変形例1を示す図(その1)である。
- 【図37】 第9実施形態の製造方法の変形例1を示す図(その2)であり、図36(i)に続く工程を示す図である。
- 【図38】 第9実施形態の製造方法の変形例1を示す図(その3)であり、図37(1)に続く工程を示す図である。
 - 【図39】 第9実施形態の製造方法の変形例2を示す図である。
- 【図40】 第9実施形態の製造方法の変形例3を示す図(その1)である
- 【図41】 第9実施形態の製造方法の変形例3を示す図(その2)であり、図40(e)に続く工程を示す図である。
- 【図42】 第9実施形態の製造方法の変形例3を示す図(その3)であり、図41(i)に続く工程を示す図である。
- 【図43】 第9実施形態の製造方法の変形例3を示す図(その4)であり、図42(1)に続く工程を示す図である。


【符号の説明】

- 1、10 透明性絶縁基板(ガラス基板)
- 2 画素トランジスタ (薄膜トランジスタ)
- 3 画素領域
- 4 第1回路(高速動作回路)
- 5 第2回路(非高速動作回路)
- 6 コンタクト

- 7、25 画素電極(透明電極)
- 11 下地SiN膜
- 12 下地SiO2 膜
- 13 第1半導体(a-Si)膜
- 14 保護SiO2 膜
- 15 ソース/ドレイン
- 16 チャネル領域
- 17a、17b 活性層(半導体層)
- 18 LDD
- 19 ソース/ドレイン電極
- 20 保護SiO2 膜
- 2 1 第 2 半 導体 (a-Si) 膜
- 22 ゲート電極
- 23 第2下地SiO2膜
- 41、45 第1ゲート絶縁膜
- 42 第1導電性膜
- 43 第2ゲート絶縁膜
- 71 層間絶縁膜
- 81 第2導電性膜
- 9 1 感光性樹脂絶縁膜
- 101 第3導電性膜
- M1~M8 レジストマスク


【書類名】 図面【図1】

従来の薄膜トランジスタ基板




【図2】

本発明の薄膜トランジスタ基板




本発明の薄膜トランジスタ基板の断面構造




【図4】

本発明の第1実施形態に係る 薄膜トランジスタ基板の製造工程(その1)




【図5】

本発明の第1実施形態に係る 薄膜トランジスタ基板の製造工程(その2)




【図6】

本発明の第1実施形態に係る 薄膜トランジスタ基板の製造工程(その3)





【図7】

本発明の第1実施形態に係る 薄膜トランジスタ基板の製造工程(その4)




【図8】






【図9】

第1実施形態の製造方法の変形例




【図10】

第2実施形態の製造工程図(その1)




【図11】

第2実施形態の製造工程図(その2)




【図12】

第2実施形態の変形例(その1)




【図13】

第2実施形態の変形例(その2)




【図14】

第3実施形態の製造工程図




【図15】

第3実施形態の変形例(その1)




【図16】

第3実施形態の変形例(その2)




【図17】

第4実施形態の製造工程図




【図18】

第5実施形態の製造工程図(その1)




【図19】

第5実施形態の製造工程図(その2)




【図20】

第5実施形態の製造工程図(その3)



【図21】


第5実施形態の製造工程図(その4)






【図22】

第5実施形態の製造工程図(その5)




【図23】

第5実施形態の変形例




【図24】

第6実施形態の製造工程図(その1)




【図25】

第6実施形態の製造工程図(その2)




【図26】

第6実施形態の製造工程図(その3)




【図27】

第7実施形態の製造工程図




【図28】


第8実施形態の製造工程図(その1)



【図29】 本発明の第8実施形態の製造工程図(その1)




【図30】 本発明の第8実施形態の製造工程図(その3)






本発明の第8実施形態の変形例






【図32】

第9実施形態の製造工程図(その1)




【図33】

第9実施形態の製造工程図(その2)




【図34】

第9実施形態の製造工程図(その3)




【図35】

第9実施形態の製造工程図(その4)




【図36】

第9実施形態の変形例1(その1)




【図37】

第9実施形態の変形例1(その2)




【図38】

第9実施形態の変形例1(その3)






本発明の第9実施形態の変形例2




【図40】

本発明の第9実施形態の変形例3(その1)






本発明の第9実施形態の変形例(その2)






【図42】

本発明の第9実施形態の変形例(その3)



【図43】

本発明の第9実施形態の変形例(その4)





【書類名】 要約書

【要約】

【課題】 CWレーザ照射による多結晶化を利用しつつ、オフリーク電流や耐圧 劣化を低減することのできる薄膜トランジスタ基板を高い生産性で製造する。

【解決手段】 薄膜トランジスタ基板は、透明絶縁基板と、透明絶縁基板上に形成される第1薄膜トランジスタと、透明絶縁基板上に形成され、前記第1薄膜トランジスタと異なる特性の第2薄膜トランジスタとを備え、第1薄膜トランジスタの活性層の膜厚は50 n m以上、その平均結晶粒径は 1μ m以上であり、第2 薄膜トランジスタの活性層の膜厚は60 n m以下、その平均粒径は 1μ m未満である。

【選択図】 図3



特願2003-092862

出願人履歴情報

識別番号

[302036002]

変更年月日
 変更理由]

氏 名

2002年 6月13日

更理由] 新規登録住 所 神奈川県

神奈川県川崎市中原区上小田中4丁目1番1号 富士通ディスプレイテクノロジーズ株式会社